< 这里不存在什么“复制”，应该称为“缓冲”，用门电路即可，可以将多个门的输入并联，输出接到你需要的地方。

如果用FPGA或者CPLD搭门电路做buffer，我不知道对相位噪声的恶化会怎样？如果专用的时钟buffer芯片不知道是不是更好。

我需要用输出的时钟给射频芯片，射频芯片里有PLL，我担心射频芯片对相位噪声敏感。

这类专用芯片不少，如
●CDCLVC1111：http://focus.ti.com/lit/ds/symlink/cdclvc1104.pdf

 

看你需要用在多高的频率上，什么电平，1:几输出，单端还是差分？

多谢楼上。
28M，CMOS，11个输出，单端输出。
●CDCLVC1111可以达到要求，还有哪些常用的呢，市场上比较容易买到的。
再问一下，用Clock Buffer比用FPGA实现相位噪声更小？

[ 本帖最后由 dsp_comm 于 2011-5-20 20:02 编辑 ]