Makefile文件的问题

2019-03-26 12:27发布

站内问答 / 嵌入式Linux
5960 1 1414
本帖最后由 chenbingjy 于 2016-9-19 13:28 编辑

有一个工程的文件列表如下。工程中共有5个文件，在add目录中有add_int.c和add_float.c,两个文件分别计算整形和浮点型的相加；在sub目录下有文件
sub_int.c和sub_float.c，分别计算整形和浮点型的相减；顶层目录有main.c
文件负责整个程序。
工程中的代码分别存放在add/add_int.c,add/add_float.c,add/add.h,sub/sub_int.c
sub/sub_float.c,sub/sub.h和main.c中。
其中，在Makefile文件中，main.o规则的书写方式如下：
main.o:main.c add/add.h sub/sub.h
                gcc -c -o main.o main.c -Iadd -Isub
有一种简便的方法可以实现与上面相同的功能：
main.o:%o:%c
            gcc -c $< -o $@
这种方法的规则main.o中依赖项中的“%o:%c"的作用是将TARGET域的.o的扩展
名替换为.c，即将main.o替换为main.c。而命令行的$<表示依赖项的结果，即main.c;
$@ 表示TARGET域的名称，即main.o


其中，有一个Makefile文件如下：
3.jpg
编译：
4.jpg
其中，mkdir -p ./$@
这句我不懂。书上说，$@ 是目标项中目标文件的名称。
那为什么这个$@ 表示objs呢？谢谢
此帖出自Linux与安卓论坛
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
chenbingjy
1楼-- · 2019-03-26 17:00
 精彩回答 2  元偷偷看……

一周热门 更多>

相关问题