<

ltbytyn 发表于 2015-7-28 17:10
CPLD程序写过后，拆掉CPLD的晶振，再给DSP写。写完DSP补上CPLD晶振

谢谢版主，究竟是什么原因导致的呢？因为我要让 CPLD 和 DSP 通过 SPI 进行通信，这样对于调试不方便吧

zhaironghui 发表于 2015-7-28 17:16
谢谢版主，究竟是什么原因导致的呢？因为我要让 CPLD 和 DSP 通过 SPI 进行通信，这样对于调试不方便吧

不知道，DSP和CPLD之间连接，没法判断

ltbytyn 发表于 2015-7-28 17:28
不知道，DSP和CPLD之间连接，没法判断

奥，谢谢，那这样的话，调试的时候要把 DSP 中的程序固化吧？

我现在用dsp跟FPGA，怎么烧都可以，一定是你的复位或者时钟电路有问题