目前研究Tcp2协处理器有些问题想请教一下：
1、例程中给出的协处理器输入数据sysParData是什么数据？有没有加入噪声，根据PDF文档中的描述，我将其分成6bit的数据后，发现没有规律，不像是不带噪声解调后的数据。
2、例程中给出了interleaver的表格，我想问问如果我是自己按照pdf写的编码，交织表必须按照3GPP的要求设计还是自己编码端任何的交织规则都可以？（因为按照例程的描述，好像交织表是自己输出的，我不清楚是不是必须要按照3GPP或者is2000的标准来设计交织器，按说编码端设计好交织结构以后，译码端就会跟编码端一样，如果我设计成普通的块交织，照说应该也可以用）
3、TCP2相关的PDF中(关于TCP2中寄存器的描述文档)对于输入数据的大小端进行了区分，我想问问，TCP2 Endian Register中ENDIAN_EXTR是不是就是区分DSP中数据的大小端的标志？如果不是的话，那有什么作用，因为一般情况下DSP都是默认为小端模式，如果ENDIAN_EXTR不是标记DSP数据输入大小端的，那就是说数据输入都是小端了？
4、我设计编码端时按照1/3码率Turbo+BPSK设计的，这里得出的符号是正负1，我很想知道是否要加噪声，例程里面没有提到输入数据加噪的问题，还有如果不加噪声是否要归一化，如果我调制后输入的数据是正负1，而TCP2定标的是6bit数据，即正负7.75，我在译码协处理器输入端是不是要将正负1改为正负7.75后在转化成6bit的二进制数据？
目前我将例程中hdRefBuff给出的数据0x082336bc1, 0x0ea转换成二进制信息流后直接当作编码器的输入端，这样验证我编码端的设计是否正确，行不行的通？我现在做的是将hdRefBuff数据经过1/3编码后与尾比特数据（tail）一起经过BPSK调制得到正负1，转化成正负7.75，然后编码端交织器用的普通块交织，将交织器表格导出后，根据例程输入数据的格式输入到协处理器中，怎么验证都不对，我想请问一下，是哪个地方出了问题，是交织器的问题？还是没有过噪声？还是调制的问题？总之怎么验证协处理器硬判决输出都得不到0x082336bc1, 0x0ea，按说（hdRefBuff---编码器----TCP2协处理器----硬判决输出）这样自环应该没有问题，真心不知道哪个地方出了问题。
本人被卡在这里一段时间了，很急，菜鸟一个，请各位路过的大神们赐教了...


此帖出自小平头技术问答