关于烧芯片的问题

2019-03-26 20:23发布

刚做的电路板,频频出现烧芯片的问题,一开始工作都是正常的,用着用着就烧了,一开始我以为是我用手摸电路板,手上的静电烧的,但是今天我就在用JTAG给FPGA烧程序,都没有碰电路板就烧了,请给位大神给点建议,可能是啥原因? 此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
19条回答
3008202060
1楼-- · 2019-03-28 17:34
philips_lu 发表于 2014-6-19 00:41
很明显,你的这个现象是短路问题!
一般芯片不会这么容易报废,仔细检查一下芯片的引脚和地是否短路,可以 ...

但是短路的话,电路一开始肯定没有短路啊,为啥之后就短路了呢,烧程序也可能导致短路吗

jzffzj
2楼-- · 2019-03-28 18:21
有可能芯片因闩锁烧坏的。
3008202060
3楼-- · 2019-03-28 20:02
 精彩回答 2  元偷偷看……
chunyang
4楼-- · 2019-03-29 01:04
3008202060 发表于 2014-6-19 11:56
额 都没有听过这个,那是啥导致闩锁的呢

所谓“闩锁”即“闩扣效应”,关于闩扣效应,我曾在十年前写过一个帖子,现在把它找出来贴在下面:

    故事要从CMOS电路说起。CMOS是Complementary Metal Oxide Semiconductor互补金属氧化物半导体的简称,是当今主流IC制造工艺。因为采用掺杂制造工艺的原因,CMOS电路中必然存在一种PNPN的4层结构,这种结构恰好与可控硅的4层结构类似,故同样具有可控硅的传输特性,所以称之为“寄生可控硅”。
    在正常情况下,这些PN结都是反偏的,电流只能受控向确定的设计方向流动,反向则处于高阻态。在特殊情况下诸如:输出端有较大电压过冲、输入端存在过高ESD电压以及器件通电前有低内阻信号加在输入端上等,换句话说,耦合至器件IO的ESD、浪涌电压或噪声尖峰所产生的任何过高的电压瞬变,都有可能使带电粒子越过PN结势垒,从而触发这个寄生可控硅——这是一种物理上的单粒子效应,或者因加在寄生可控硅两端过高的电压瞬变dv/dt值也会导致寄生可控硅的触发(这也是触发可控硅导通的一种方法)。而触发一旦发生,会导致一个再生过程而引起电荷注入,从而使寄生可控硅的导通维持下去,其较低的内阻会导致很大的内部短路电流,轻则锁死电路使器件无法工作,重则摧毁器件甚至供电回路等,这种现象就是所谓的“闩扣效应”。
    闩扣效应一旦发生,撤除的办法只能是降低寄生可控硅的导通电流使其脱离自维持导通状态如采取断电等措施,对系统的影响可谓重大。所以,良好的电路设计包括采取有效的ESD抑制手段等是电路可靠性保障中的重要一环。
3008202060
5楼-- · 2019-03-29 02:45
 精彩回答 2  元偷偷看……
chunyang
6楼-- · 2019-03-29 07:55
3008202060 发表于 2014-6-20 19:10
谢谢啊 楼主好人啊

呵呵,楼主是你自己啊,论坛里首帖的发帖者叫“楼主”。

一周热门 更多>