请问为什么PCB差分信号线会贴在一起

2019-03-27 09:08发布

已经设置完了差分对,也把最小间距规则绑定给了差分对。但是走线的时候差分信号线自动贴到了一起。不是线宽大于间距的问题,我设置线宽8mil间距20mil,还是不行

此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
5条回答
qwqwqw2088
1楼-- · 2019-03-27 11:20
 精彩回答 2  元偷偷看……
qwqwqw2088
2楼-- · 2019-03-27 12:30
差分应该先在原理图中设置差分走线,然后再进行到PCB的差分信号布线,线宽应该是在规则 Rules中设置

如果用AD软件,请参考  Altium Designer差分对设置方法
http://bbs.eeworld.com.cn/forum. ... hlight=%B2%EE%B7%D6
风铃
3楼-- · 2019-03-27 17:39
 精彩回答 2  元偷偷看……
zhangjr
4楼-- · 2019-03-27 22:25
楼主用的是allgero吧,你设置差分对的时候,看看Primary Gap设置好了没?这个是两条线主要的线间距
Yik
5楼-- · 2019-03-28 02:12
zhangjr 发表于 2018-6-21 17:50
楼主用的是allgero吧,你设置差分对的时候,看看Primary Gap设置好了没?这个是两条线主要的线间距

没错,就是这个原因!

一周热门 更多>