739669351 发表于 2017-5-15 16:18
PCB原图发一份还可以看看

上传好了，帮忙看下，谢谢了，自己真是无奈了

看了下你的原理图，电源整得很不合理，VDDIO还分VDDIO1，和2？用100pf来做去耦，能省钱吗？VDD那里需要外接1.2uf的电容，你应该好好看看datasheet。复位你那里的电容100pf也太小了。我觉得你的问题是上电复位时序不对的问题。。

如果外电路存在上拉，而DSP完好，RET仅为输入，那么检查焊接吧。

郝雪冬 发表于 2017-5-15 16:00
附上原理图以及PCB

你是割断线测的么？如是，检查断点以外的回路，包括焊接和PCB。