近来在一个板子上用到一系列的逻辑芯片，如74HC14，74LVC4245等，在使用的时候没有问题，设计的功能正常，由于板子用于控制很多的输出端口和继电器，所以发现一个问题。
74LVC4245控制光耦隔离，然后控制继电器，每次上电的时候的继电器都会有瞬间的闭合，这个问题应该是4245在上电的时候端口出线瞬间的高电平，这个问题应该也是正常的，只是有个疑惑，逻辑芯片的上电状态是否会有规律，或者是否会跟内部的逻辑方式有关。
上电状态在很多的MCU或者FPGA等的期间上都有介绍和设置说明，但逻辑芯片感觉说明书都没有介绍，或者是否这个是一个不定的偶发事情？
又经验的多多交流。
此帖出自
小平头技术问答
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 fsyicheng 的问题《逻辑芯片的上电IO状态？》','https://www.xiaopingtou.net/q-24517.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
74LVC4245是COMS器件，COMS器件是电压型的，输入在上电或悬空时容易受干扰。所以一般建议把输入加上下拉，让输入处于一个相对稳定的状态。一般有控输入管脚的，也可以控使能端，或方向端。
你都能听到继电器响了，可见持续时间已经比较长了。好点的继电器动作时间小于5ms，一般的可能会超过20ms吧。
一般OC门电路必须加上拉电阻
不用的管脚不能悬空，接上拉是防静电
一周热门 更多>