芯片底部走线,干扰情况,弱弱的疑问

2019-03-27 10:14发布

一个芯片,其中,两个引脚,是两个容易受干扰的信号A,B。和外部相连。假设芯片在正面。第一种情况,都向右延伸,两个信号会有交叉,按板厚1.6mm算。交叉点处,应该会有一些干扰。

第二张情况,信号A向右延伸,不变。信号B稍微向右延伸后,过孔到反面,向左,经过芯片底部,向上,延伸。这样,信号A受干扰程度应该减小了,但是,信号B呢?在背面,和芯片底部距离略大于板厚,这个情况,会不会受到来自芯片底部较大的干扰,还是,受到的干扰很小。
哪种方式更合适呢,请大师指教一下哈。谢谢。
此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
8条回答
ienglgge
1楼-- · 2019-03-28 15:44
 精彩回答 2  元偷偷看……
chunyang
2楼-- · 2019-03-28 16:15
ienglgge 发表于 2016-12-26 21:58
谢谢,顺便再问一下,高频信号,近距离平行走线,容易出现串扰。是不是,近距离平行信号中,有一个是高频 ...

10cm线长确实比较长了,容易发生耦合串扰,不过也要看信号强度以及能接受的噪声,不可一概而论。在数字电路中几MHz到几十MHz的信号很常见,但用排线长线连接也很常见,故必须具体问题具体对待。

一周热门 更多>