AD覆铜为啥所有net都盖上去了呢?

2019-03-27 10:16发布

搜了网上的一些帖子,应该没啥问题啊。all net 连接到地。效果是这样的
pg.png
配置是这样的
pg2.png
此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
18条回答
huaiqiao
1楼-- · 2019-03-28 00:03
 精彩回答 2  元偷偷看……
johnrey
2楼-- · 2019-03-28 04:36
huaiqiao 发表于 2016-12-16 12:17
我感觉你的图有种,很怪的感觉。看图示初学是吧。
你是整个工程么?原理图库和pcb封装库在不在工程中?
...

enna,一眼就被看出来啦,我是初学的。自己建了一个intlib,一边加元件,然后一边学着画sch,做pcb。我现在把lib,和prj都传上来,帮我看看。边框变灰是因为按了shift+S,这样看起来清楚一点,现在已经切回去了。整个板子就是单片机连一个RFID模块,准备去腐蚀来看看功能来着。我的邮箱johnrey@163.com,多多指教,附件里面是整个工程
mySTC51.zip (2.2 MB, 下载次数: 8) 2016-12-16 13:17 上传 点击文件名下载附件
huaiqiao
3楼-- · 2019-03-28 08:50
johnrey 发表于 2016-12-16 13:17
enna,一眼就被看出来啦,我是初学的。自己建了一个intlib,一边加元件,然后一边学着画sch,做pcb。我现 ...

我表示我败了,你的pcb怎么弄出来的,我就不知道了。
反正跟其他人的,包括我自己的都不一样,这样我给你发的资料,你好好看。
然后你pcb要按照正常流程走。恕我眼拙,我的确看不来你的pcb到底哪里被动了,反正还是那个感觉,很怪。
johnrey
4楼-- · 2019-03-28 13:13
huaiqiao 发表于 2016-12-16 14:32
我表示我败了,你的pcb怎么弄出来的,我就不知道了。
反正跟其他人的,包括我自己的都不一样,这样我给 ...

我觉得流程还好吧,画原理图,annotate,选封装,然后du到PCB,布局,布线,keepout画了个框。就是到覆铜就over了。我觉得应该是个很低级的错误,我再仔细找找
johnrey
5楼-- · 2019-03-28 17:20
huaiqiao 发表于 2016-12-16 14:32
我表示我败了,你的pcb怎么弄出来的,我就不知道了。
反正跟其他人的,包括我自己的都不一样,这样我给 ...

看了教程,现在好了,就是有个疑问,这个覆铜和all的clearance必须要设吗?原来原始的10mil(ALL)(ALL)难道对覆铜不起作用? pg4.png
huaiqiao
6楼-- · 2019-03-28 17:54
 精彩回答 2  元偷偷看……

一周热门 更多>