allegro跟AD在keepout处理上不太一样。在AD中keepout是统一的只有一种,只有自己keepout出来一个区域禁止信号存在(比如走线,铺铜,当然也不能放过孔了),而allegro中各种keepout是有分别的,有route keepoout ,有packege keepout,有via keepout...
然后我就有了疑问,这个via keepout区域从字面理解是禁止放置过孔,在什么情况下要禁止放置过孔而可以走线呢?不能放置过孔意思是不能多层间通信的意思吧?那是不是同时通孔也不能放呢??突然对着各种keepout抽风了。。。想不通了~~也没什么经验,不知道到底肿么回事?有知道的能帮忙解答下嘛??非常感谢~~
此帖出自
小平头技术问答
扫一扫,关注 EEWORLD 微信订阅号
行业资讯、电子趣闻、技术干货、精彩活动……尽可掌握~
allegro的过孔设置方法方法有很多,没有纠结这些问题
菜单setup---Constraints---Physical里面,可以设置各个参数的默认值,其中有一个就是针对via的
我知道他可以啊。就是有点奇怪他的keepout区用法。如果单独的弄了个via keepout区,就是这个地方禁止布via嘛,那我如果放置通孔会不会有问题。╮(╯▽╰)╭不过这个我还是先把问题放在那里吧。我画着画着到时候做实验看看吧。不过这种设定还是让人不习惯啊~~只能努力适应了
一周热门 更多>