有一款SOC芯片，需要外接两片SRAM，SRAM型号为：K7N643645，两片组成64*2M存储系统。SRAM工作频率 和SOC工作频率一致，都是200M。现在设计的SOC芯片里面的SRAM控制器与外接SRAM的信号保持时间有点 不满足，在芯片后端PRIMETIME的静态时序分析报告里有违规，静态时序分析一共覆盖4种情况： Wc_cworst（temperature : 125 ;voltage : 1.08 v.），Bc_cbest（temperature : 0,voltage : 1.32 v），Ml_cbest（temperature : 125,voltage : 1.32 v），Tc_typical（temperature : 25,voltage : 1.2v）。现在芯片在Bc_cbest时序有违规，保持时间不满足，具体数值大概在-0.4ns左右。现在想在板 级修正这个时序违规，以确保芯片能正常工作，不知道各位高手有什么好的办法没？如果哪位高手能搞定这个问题的话，我可以将这个PCB活外包出去，有意者请加QQ：99229593，MSN:sdl3399@hotmail.com 。 [ 本帖最后由 sdl3399 于 2011-12-8 16:35 编辑 ] 此帖出自小平头技术问答