关于i2c总线时钟频率的问题,求解

2019-03-23 15:24发布

这句话“SCL时钟信号是由i2c总线上主机产生,用于同步来自SDA的采样数据,最大SCL频率为1MHZ,在SCL的上升边缘进行数据采样”中的“SCL频率为1MHZ”不明白,怎么确定主器件的时钟频率?怎么控制?
此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
12条回答
曹伟1993
1楼-- · 2019-03-24 10:36
shijizai 发表于 2018-7-13 13:05
频率跟SCL没关系么?不是SCL提供时钟的么?

那你的SCL哪来的?一般时钟都是由晶振提供,然后经过分频或者倍频给各个器件提供时钟
shijizai
2楼-- · 2019-03-24 11:45
曹伟1993 发表于 2018-7-13 14:44
那你的SCL哪来的?一般时钟都是由晶振提供,然后经过分频或者倍频给各个器件提供时钟

如果要求SCL时钟最大为1MHZ,我要怎么设置?直接设置SCL连接的IO口的时钟频率么?
曹伟1993
3楼-- · 2019-03-24 15:50
 精彩回答 2  元偷偷看……
shijizai
4楼-- · 2019-03-24 19:37
曹伟1993 发表于 2018-7-13 15:16
SCL不是IIC的时钟总线吗?你就设置IIC的时钟为1MHz不就行了吗?

能不能弱弱的问一句怎么设置
是使SCL高低电平周期的倒数为1MHZ么?
曹伟1993
5楼-- · 2019-03-25 00:05
shijizai 发表于 2018-7-14 10:57
能不能弱弱的问一句怎么设置
是使SCL高低电平周期的倒数为1MHZ么?

频率的倒数是周期,但是你说的高低电平的周期是周期是个什么意思?没有理解
shijizai
6楼-- · 2019-03-25 01:01
 精彩回答 2  元偷偷看……

一周热门 更多>