来一个脉冲当十个脉冲用

2019-07-14 13:28发布

本人目前用XCLKIN外部时钟功能做脉冲的输入,我想实现的是来一个脉冲当十个脉冲用,并且这十个脉冲周期均分这一个脉冲,也就是所谓的倍频。一边的倍频是CPLD做,但若在输入前端加一个CPLD的话,那成本就增加了好多,求idea!
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
14条回答
zhaoxqi
1楼-- · 2019-07-14 19:43

这个一般使用PLL做吧
jiahy
2楼-- · 2019-07-15 00:58
 精彩回答 2  元偷偷看……
xxmmi
3楼-- · 2019-07-15 05:53

如果倍频后不超过DSP最大的工作频率的话,就可以设置寄存器进行配置。如果外部晶振是30M的话,对DSP2812来说,就不可能实现10倍频,10倍频后又要进行2分频。
SysCtrlRegs.PLLCR = 0xA;        ///0000 1010 CLKIN = (OSCCLK * 10.0)/2
SysCtrlRegs.HISPCP.all = 0x0001;    //1表示2的一次方   即高速时钟为:(OSCCLK*10)/2
SysCtrlRegs.LOSPCP.all = 0x0002;           //2表示2的二次方   即高速时钟为:(OSCCLK*10)/4
上面是进行配置的,被超过150M的话就随便配吧
lizye
4楼-- · 2019-07-15 10:17
哦,明白了,多谢大家
touser
5楼-- · 2019-07-15 11:20
FPGA有倍频的。
myiclife
6楼-- · 2019-07-15 16:51
怎么不使用外部的晶振呢?

一周热门 更多>