protues仿真时IO口为何不能拉为低电平???

2019-07-15 09:51发布

各位大神帮忙看看,如图所示,单片机P2.3接光耦4脚,光耦3脚接地。为何光耦导通时P2.3不能被拉为低电平呢?
QQ图片20170817010230.png
0条回答

一周热门 更多>