数字电子技术

2019-07-15 14:35发布

求(1)和(2)怎么做,当EN高阻态是如何表示Y?
求各位前辈、大神指教
IMG_20160329_235941.jpg
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
3条回答
盼盼2333
1楼-- · 2019-07-15 19:36
高阻态的时候既不是高电平也不是低电平,结果不确定。
1522495332
2楼-- · 2019-07-15 23:31
高组态可以简单看成输入不存在。像楼上说的结果不确定是不准确的。对于TTL采用晶体管,靠电流驱动,输入级如果悬空,结果也是确定的。对于CMOS,则不允许有这样悬空的输入存在,结果不确定是其中一个原因
张大猛
3楼-- · 2019-07-16 03:46
这不就是简单的逻辑门吗       EN为低的时候高阻态  别的非门  或非门你就自己搞吧

一周热门 更多>