TI

ADC的时钟线一直为高电平

2019-07-15 16:13发布

站内问答 / TI MCU
15417 1 1166
最近在用MSP430F5529调试AD7688数模转换芯片，遇到了的问题是时钟线CLK一直是高电平，导致最后读不出数据，请问有哪些原因导致的，谢谢。
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
chenwei6991627
1楼-- · 2019-07-15 22:02
先测试下，硬件有没有问题，然后软件驱动I/O口看高低电平有没有

一周热门 更多>

相关文章