TI

TI C6000系列DSP的片内总线架构、存储系统和外设

2019-07-15 16:25发布

站内问答 / TI MCU
5206 0 1293
TI C6000系列DSP的片内总线架构、存储系统和外设

TI C6000系列的DSP的内部总线架构、存储系统和各种外设（如EDMA3和PRU等），特别是片内的程序数据RAM和Cache系统，以及外设的EDMA控制器，Video port，McBSP，McASP以及SRIO接口等。

       片内总线带宽
图1. C6000的片内总线宽度

       C62x: 两个32-bit的加载和存储总线；
       C67x: 两个64-Bit加载，32-bit的存储总线；
       C64x, C674x, C66x: 两条64-Bit加载和存储总线；
       C6000系列DSP的片内系统框图
图2. C6000系列DSP的片内系统框图

       一些设备包含速度更低点的L3 RAM
       外部存储器：DDR2/3, SDRAM, 异步存储器
       MegaModule/CorePac模块：
       CPU
       L1 RAMs/Cache
       L2 RAMs/Cache
       EDMA/EDMA2/EDMA3控制器等
       Switched Central Resource (SCR)/TeraNet for C66x设备

       Central crossbar switch，中央交叉通道转换器
       从CPU和主外设设备如EMAC, USB, PCIe到从外设设备如SPI,I2C,McBSP等的通路
       C66x的相对于C64x+的增强
       只有一套统一的总线而不是SCR
       所有的内存的处理都交给EDMA控制器完成；
       DM644x Davinci达芬奇处理器的内部总线框图
DM644x Davinci达芬奇处理器的内部总线框图

       主设备发起数据传输
       从设备只能按命令进行数据传输，但是从设备可以通过向CPU或者EDMA3发送传输请求中断来发起传输；
       C64x的片内存储
图4. C64x的片内存储

发送
 看不清?
0条回答

一周热门 更多>

相关文章