仿真过程中I/O管脚有上升电平造成的?

2019-07-15 16:44发布

P1.7使用上升沿触发中断。在仿真运行时,在外部还没有加上中断信号时,会进入一次中断。每次都是这样,是不是由于仿真过程中I/O管脚有上升电平造成的?
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
泡芙奶昔
1楼-- · 2019-07-15 19:32
 精彩回答 2  元偷偷看……
大红枣
2楼-- · 2019-07-15 21:24
直接接地或者接高电平,看看还能进中断不?

一周热门 更多>