NXP

KL25Z 如何设置FLL的倍频因子？

2019-07-15 17:51发布

站内问答 / NXP MCU
8762 2 1703
系统复位后，MCG默认进入 FEI 模式，默认MCG out 为 32.768K *640 , 系统默认倍频为 640倍，
但是该如何设置到更高的倍频呢？
1、 我在 复位后 MCG 在FEI 模式后 ，试图改变 MCG_C4 的 DMX32 和DRST_DRS 位的 参数，调试到这里后 出问题了 ： No source available for "0x00522280 (0x00522280)() "

2、另外在系统进入FBE模式后，改变MCG_C4 的参数， 然后选择 FLL 输出作为MCG out , 调试到这里也出现一样的问题 好像是复位。


这个FLL的倍频参数该如何设置呢， 在上面情况下可以改变它的倍频因子？

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
LY0206
1楼-- · 2019-07-15 22:38
DRST_DRS与DMX32决定倍数,但KL的FLL输出最高频率为48MHZ,所以不能乱改.96M应该是PLL吧.
必须满足，否则超频后会有问题。
芒果冰
2楼-- · 2019-07-16 04:30
MCG_C6 的0--4位是PLL的倍频因子
MCG_G5 的0-4位是PLL的分频因子
设置这2个的值，就OK
最后的PLL值是96MHZ

一周热门 更多>