FPGA

在verilog中设置一个寄存器为有符号 那我应该给他赋值补码 还是原码呢

2019-07-15 20:33发布

站内问答 / FPGA
5994 1 1563

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
wdc596933938
1楼-- · 2019-07-15 21:13
 精彩回答 2  元偷偷看……

一周热门 更多>