请问如何通过改变不同的计数初值，来使计数器产生进位输出，产生不同的周期信号

2019-07-15 20:35发布

10555 2

具体设计看图，大概就是通过改变不同的计数初值，来使计数器产生进位输出，产生不同的周期信号。使用VHDL语言。

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

2条回答

1楼-- · 2019-07-15 23:24

建议可以看下一些频率相关的VHDL例程比如频率计一类的最佳答案

2楼-- · 2019-07-16 02:44

建议看一下半加器和全加器的原理，这样对于你的设计会更好的理解