看你选用的是什么震荡器，生成时钟的原理都不太一样~
如果你选用的是有缘晶振的话，直接输入进FPGA即可，放置脚位要去读IC的datasheet，会有相关的说明
内部产生的时钟，目前有些CPLD都有做相关的IP，ex. altera max系列，lattice LCMX02系列 等等。

外部晶振提供时钟，最好通过FPGA的专用时钟管脚提供给FPGA使用，为了FPGA能够稳定的工作一般都需要外部提供一个时钟源，当需要内部产生时钟时也需要在外部时钟源的基础上生成，当然了通过组合逻辑（不需要外部时钟源）也可以生成时钟，但是时钟质量不如前者。

时钟一般都是从引脚输入，xilinx的FPGA最好从SRCC和MRCC引脚输入，可以直接经过BUFG走到全局时钟层去，input clk，   always@(posedge clk)，这样输入，这样使用，明白了？虽然我自己都解释得觉得很傻。没有外部晶振，就看自己有没有内部晶振资源，这是一个硬件资源，altera的MAX10就自带晶振，自带flash。