FPGA

为什么rom核寻址有时候会出来错的结果啊，求助

2019-07-15 20:42发布

站内问答 / FPGA
3068 2 1604
总是出来后几个地址的结果。。。如图，图一是ise仿真结果，addr为242时的结果为-1400（ip核有时延），但在matlab里看rom的内容242对应的是-1408（图二），-1400是后面3位的。之后的结果也是这样，大部分出来的结果是延后的，新人求帮助，是不是我操作有不规范的地方。
  1. always @(posedge clk)
  2.   begin
  3.   if(data>1200||data<-1200)
  4.   begin
  5.       c<=3'd1;
  6.   end
  7.   else
  8.       if(data>600||data<-600)
  9.                 begin
  10.                     c<=3'd2;
  11.            end
  12.            else
  13.                     if(data>300||data<-300)
  14.                          begin
  15.                              c<=3'd3;
  16.                          end
  17.                          else
  18.                          begin
  19.                              addr<=data+300;
  20.                                   c<=3'd4;
  21.                          end

  23.   end
  24.   
  25.           arc_ip p2(  //rom
  26.           .clka(clk),
  27.           .rsta(rst_n),
  28.           .addra(addr),
  29.           .douta(ip_out)
  30.           );
  31.           
  32.         always @(*)
  33.         begin
  34.           case (c)
  35.      3'd1: k<=1570;
  36.           3'd2: k<=1553;
  37.           3'd3: k<=1535;
  38.           3'd4: k<=ip_out;
  39.           default: $display("No related phase info");
  40.    endcase
  41.    end
  42.        
  43.    assign result=k;
复制代码
2.png
1.png
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
wdc596933938
1楼-- · 2019-07-15 21:23
关注下
15156889380
2楼-- · 2019-07-16 01:00
关注 新人学习学习

一周热门 更多>