FPGA例化问题？ - 平头弟

FPGA例化问题？

2019-07-15 20:48发布

站内问答 / FPGA

20468 1

小弟新接触FPGA（正在学勇敢的芯伴你玩转Xilinx FPGA），遇到如下问题，我在顶层文件都例化了，保存之后生成一堆带问号的文件，我如何操作才能把这些问号文件，变成.V文件（可操作的子文件），希望大神指点一下？

看例程生成的是.V文件

例程图

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

1条回答

1楼-- · 2019-07-16 00:51

是不是你只在顶层例化了，工程文件里面没有加这几个模块，add source把缺的加进去看下。最佳答案

一周热门更多>

相关问题

相关文章