FPGA

数字IC设计Optimize a timing paths

2019-07-15 20:49发布

站内问答 / FPGA
3056 1 1396
如图所示，用反相器、与非、或非、异或还有选择器优化从IN#到OUT的时序路径
1{AG9TE4W~ZNCNEC91U(N.png
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
linxi0379
1楼-- · 2019-07-15 21:51
学习学习，入门学习，共同努力共同加油。

一周热门 更多>