萌新求问,刚接触FPGA,目前在看verilog的语法,有个题不会啊,求讲解

2019-07-15 20:50发布

这个14题,很不能理解V进入循环前的值是多少,reg默认初始值不是x吗?是哪里不对
2018-08-10_14.25.43.jpg
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。