本帖最后由 一只耳朵怪 于 2018-6-22 17:45 编辑
最近在学习DDR3的使用,用的是xilinx的mig-39-2 IP核,仿真并下板调试了example design文件夹里的例子,ddr正常。
但实际是要使用user design文件夹下的.v文件,此时如果编写顶层读写控制程序对mig-39-2.v进行例化,应如何操作才能使用sim_tb_top.v仿真文件,(直接编写一个顶层tb文件,calibration done一直为低)
其实就是,我应如何编写mig的读写控制程序,才能使用其提供的仿真文件对其进行modelsim仿真。
还望高手不吝赐教(江湖救急!!!)
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
AXI4协议?
这个没用过
一周热门 更多>