使用user design文件夹下的.v文件,如果编写顶层读写控制程序对mig-39-2.v进行例化,如何操作才能使用sim_tb_top.v仿真文件?

2019-07-15 20:55发布

本帖最后由 一只耳朵怪 于 2018-6-22 17:45 编辑

最近在学习DDR3的使用,用的是xilinx的mig-39-2 IP核,仿真并下板调试了example design文件夹里的例子,ddr正常。
但实际是要使用user design文件夹下的.v文件,此时如果编写顶层读写控制程序对mig-39-2.v进行例化,应如何操作才能使用sim_tb_top.v仿真文件,(直接编写一个顶层tb文件,calibration done一直为低)


其实就是,我应如何编写mig的读写控制程序,才能使用其提供的仿真文件对其进行modelsim仿真



还望高手不吝赐教(江湖救急!!!)
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
4条回答
CHNlyt
1楼-- · 2019-07-16 02:04
 精彩回答 2  元偷偷看……
黑桃ACE
2楼-- · 2019-07-16 03:24
你直接按照AXI4协议的进行读写就可以了
全脂牛奶
3楼-- · 2019-07-16 09:18
黑桃ACE 发表于 2018-6-24 13:24
你直接按照AXI4协议的进行读写就可以了

AXI4协议?
这个没用过
全脂牛奶
4楼-- · 2019-07-16 11:28
已解决,想的太复杂了,对照example design修改就可以了

一周热门 更多>