FPGA采集250M高频信号问题

2019-07-15 20:55发布

14222 4

使用Cyclone3，或4系列的FPGA的LVDS接口，接AD输出的并行信号，AD的采样频率250M，请问Cyclone3，或4系列的FPGA能否实现，工作频率能否达到，如EP4CE22F17I8或者EP3C25F256I7

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

4条回答

1楼-- · 2019-07-16 00:30

好像只有100M

2楼-- · 2019-07-16 03:51

你没说多少位的AD啊，那就不知道传输频率，传输频率只要小于芯片接口的LVDS最高速率就行了，我记得CYCLONE5的好像是800M，没用过3和4的，所以不是特别清楚

3楼-- · 2019-07-16 05:01

精彩回答 2 元偷偷看……

4楼-- · 2019-07-16 06:16

只是说ADC的采样率，并没有说数据的吞吐量是多大啊，几位的ADC