FPGA

求大神解答问什么用原理图输入法连接了各个模块后无法仿真出波形

2019-07-15 20:58发布

站内问答 / FPGA
13662 1 1238
本帖最后由 galaaa 于 2018-5-19 23:03 编辑

新手一枚，在网上找了一份基于vhdl语言写的函数信号发生器的设计想照着做一遍，各个底层模块都可以仿真出波形，顶层模块用原理图输入法将例化后的各个子模块连接后，却无法输出波形，这是为什么，求大神指点迷津。
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
galaaa
1楼-- · 2019-07-15 21:42
求管理员删帖，已解决

一周热门 更多>