FPGA

ddr3 sdram controller with uniphy 17.1 无法例化

2019-07-15 20:58发布

站内问答 / FPGA
7007 1 1081
在使用DDR3 SDRAM Controller with Uniphy ip（quartus prime 17.1 ）核时卡在如下情况，无法生成（持续一晚上），

且软件没有报错误及其它提示。再换用17.1_lite 和 18.0 版本后情况相同。
license 和 DDR3 license 均无问题，相同的ddr3配置在另外一台电脑上可以正常生成。
而且，此时任务管理器中该进程并不占用cpu，不知道是什么问题.
希望能够得到帮助。谢谢。
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
Sophomores
1楼-- · 2019-07-15 23:04
未找到原因，但重置win10系统后，故障已消失。

一周热门 更多>