FPGA输出的DDR3差分时钟左右抖动很厉害,请问是怎么回事呢?

2019-07-15 20:59发布

各位专家,我使用altera的cyclone5的DDR3硬核控制器,输入时钟是国产的125兆50PPM有源晶振,现在调试时发现对DDR3的读写偶尔出错。我们测试DDR3接口的差分时钟,发现左右抖动很厉害,感觉频率或相位不稳定,但是查看FPGA内部的PLL都是锁定了的。请问各位专家,这是怎么回事呢?是晶振有问题,PPM过大,jitter过大,还是FPGA有问题呢?请各位专家多指点。谢谢!
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
3条回答
redseagull
1楼-- · 2019-07-16 01:09
自己顶一下,希望得到大家的帮助。
redseagull
2楼-- · 2019-07-16 04:58
 精彩回答 2  元偷偷看……
luonanliang
3楼-- · 2019-07-16 05:04
帮忙顶一下,顺便说一下。我公司原装库存现货出售 Altera品牌 型号: EP1C6F25617N ,卷带原装货,需要的客户私聊。 QQ:196627836,QQ空间相册还有更多型号,可以进来看看。谢谢!

一周热门 更多>