FPGA

请问FPGA输出的PLL时钟有正负电平，上下抖动，这是怎么回事呢

2019-07-15 20:59发布

站内问答 / FPGA
2764 8 1375
我们在用125兆输入FPGA内部PLL倍频为300兆，然后这个时钟输出到IO管脚引出测量，用了很高级的示波器和探头，发现时钟上下抖动有正负电平: 最高的正电平变成了零电平，零电平向下抖动，变成了最低的负电平，也就是整体往下搬移了。请见贴图，贴图是开了余晖的效果。请问各位专家这是怎么回事呢？是外部时钟的问题还是PLL的问题呢？
mmexport1525910937636.jpg
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
8条回答
redseagull
1楼-- · 2019-07-16 11:29
 精彩回答 2  元偷偷看……
区块链2345
2楼-- · 2019-07-16 14:19
看来都还不错 在整个学习过程中 还有在未来的区块链技术发展中的区别 总体上都不一样的  当然也都学习到很多的
上一页 1 2

一周热门 更多>