{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 dqy0582 的问题《新人求助，xilinx中K7系列mig使用不了》','https://www.xiaopingtou.net/q-44286.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
求大神指导，我用的芯片是k7系列XC7K325TFFG676，内存是MT41K256M16HA，在vivado环境下通过AXI总线将MIG与microblaze相连，实现控制数据在DDR3的存读。差分时钟和复位信号由片外提供，参考时钟200MHz。连接图如下：
validate没问题，编译下来也没问题，MIG还分配了地址，但是DDR无法正常读写。生成bit文件后打开SDK用了自带的测试例子memoryTest，下载以后程序跑到DDR测试就卡死，连passed或者failed都不会显示。
然后用ila抓取DDR初始化信号init_calib_complete，这个信号一直为0。实在想不出问题出在哪里，求高手赐教！
validate没问题，编译下来也没问题，MIG还分配了地址，但是DDR无法正常读写。生成bit文件后打开SDK用了自带的测试例子memoryTest，下载以后程序跑到DDR测试就卡死，连passed或者failed都不会显示。
然后用ila抓取DDR初始化信号init_calib_complete，这个信号一直为0。实在想不出问题出在哪里，求高手赐教！
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
一周热门 更多>