FPGA

FPGA外接DDR3，引脚配置完成后，编译出现如下错误

2019-07-15 21:01发布

站内问答 / FPGA
8697 11 902
FPGA选用alter公司的cyclone V系列，DDR3外接2片，程序调用DDR3 ip核UniPHY，程序综合编译没有问题，只配置了几个引脚定义，就出现了如下错误：
Error (14566): Could not place 1 periphery component(s) due to conflicts with existing constraints (1 dual-regional clock driver(s))     
        Error (175001): Could not place 1 dual-regional clock driver, which is within DDR3 SDRAM Controller with UniPHY fbone
erro 175001是erro 14566的具体错误，我不太清楚175001这个错误的意思，他的根本原因是因为我的引脚定义导致FPGA内部时钟资源的错误么？
谢谢哪位大神帮我解答一下

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
11条回答
reallmy
1楼-- · 2019-07-16 19:02
 精彩回答 2  元偷偷看……
兰儿
2楼-- · 2019-07-17 00:04
reallmy 发表于 2018-4-20 11:46
不知道你画板子了没，建议两片ddr的话可以用一套总线，这样例化一个ip就可以了，增加ip核的dq位宽，就可以控制两片了！

我已经硬件做好了，我的FPGA一共连接的4块DDR3，分为2组，每组2片DDR3做数据位拓展
a416485164
3楼-- · 2019-07-17 05:53
那个引脚设置下，因为是引脚功能复用，在使用DDR时，改成IO即可，具体操作，在Quartus界面上端，会看到Assignments，然后点开选择Device，打开后，选择Device and Pin Options，打开后，点开Dual-Purpose Pins，在右边界面，把Value值全改成 Use as regular I/O就可以了，在编译应该没错了
兰儿
4楼-- · 2019-07-17 07:46
a416485164 发表于 2018-4-21 21:31
那个引脚设置下，因为是引脚功能复用，在使用DDR时，改成IO即可，具体操作，在Quartus界面上端，会看到Assignments，然后点开选择Device，打开后，选择Device and Pin Options，打开后，点开Dual-Purpose Pins，在右边界面，把Value值全改成 Use as regular I/O就可以了，在编译应该没错了 ...

您好谢谢您的回答，按照您的建议，我去查看了我的dual-purpose Pin 的设置，是按照您说的设置的，错误依然存在哦！
兰儿
5楼-- · 2019-07-17 13:02
a416485164 发表于 2018-4-21 21:31
那个引脚设置下，因为是引脚功能复用，在使用DDR时，改成IO即可，具体操作，在Quartus界面上端，会看到Assignments，然后点开选择Device，打开后，选择Device and Pin Options，打开后，点开Dual-Purpose Pins，在右边界面，把Value值全改成 Use as regular I/O就可以了，在编译应该没错了 ...

您好谢谢您的回答，按照您的建议，我去查看了我的dual-purpose Pin 的设置，是按照您说的设置的，错误依然存在哦！
上一页 1 2

一周热门 更多>