FPGA

用FPGA实现SPWM，对于其中的ROM的CLOCK端口如何使用？

2019-07-15 21:02发布

站内问答 / FPGA
9565 2 1102
SPWM
图中用rom来存储正弦波的mif文件，还有一个三角波模块，然后看了资料说是通过计数器来产生取控制rom中正弦波数据的地址，来改变正弦频率。这里我用一个分屏模块实现，但是对于这多出的rom的clock端口怎么用就不明白了，如果也是借clk那么前面分频模块的clk又会有什么影响呢
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
ranli
1楼-- · 2019-07-16 00:16
这三个应该是同一个时钟信号
EPM1270
2楼-- · 2019-07-16 05:55
五年前用EPM1270实现过这一功能。而且是相位差120度三相的。没有做任何检测保护驱动三相逆变IGBT模块使一台1.5WK电机工作在0.5到150HZ之间。用过两种方案实现这一功能。方案一内部做一片3位数据端的ROM或者EEPROM。用Keil写入对应于三相SPWM数据由Q0.Q1.Q2输出，实际就是查表。地址二进制数据位数越多，模拟的正弦波越逼真。这个二进制数一定要求的，能给2和3多能整除。

一周热门 更多>