当前在调试rapidio 接口，IP 配置为4X，3.125Gbps，理论总带宽为12.5GBPS，考虑到8B/10B编码和RIO协议开销，预计可达到的有效传输带宽为8.8Gbps，但是当传输的信号数据流为7.68Gbps，大约传输270000个64bit数据时io_s_wr_waitrequest会被拉高两个时钟周期，然后在拉低两个时钟周期，依次类推。设计环境如下：芯片为Altera Stritax IV EP4SGX230系列；RIO 配置参考时钟：125MHz，波特率：3.125Gbps，工作时钟156.25MHz。burst_cnt设置为20； 我的疑问是：既然信号传输速率小于 RIO 有效传输带宽，为啥io_s_wr_waitrequest会被拉高，造成传输堵塞？不知道有没有朋友遇到过类似情况，如何调整 ？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 alasga 的问题《rapidio 传输堵塞问题》','https://www.xiaopingtou.net/q-44346.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
首先需要说明的是:
1、rapidio链路没有问题，导致该问题出现的原因在于“接收端的POWER PC”的映射的DDR2映射空间被软件限定为"32MB",这样当FPGA发送端数据大于该值一定程度后，就会拉高“io_s_wr_waitrequs”信号对FPGA进行反压;
2、当接收端软件，将DDR2地址窗口扩大后，上述问题现象消失。
首先需要说明的是:
1、rapidio链路没有问题，导致该问题出现的原因在于“接收端的POWER PC”的映射的DDR2映射空间被软件限定为"32MB",这样当FPGA发送端数据大于该值一定程度后，就会拉高“io_s_wr_waitrequs”信号对FPGA进行反压;
2、当接收端软件，将DDR2地址窗口扩大后，上述问题现象消失。
一周热门 更多>