刚接触学习FPGA，懂得verilog HDL的基础语法，有一块带XILINX的ZYNQ xc7z020的开发板，开发软件用的是vivado；现在要设计一个16位的乘法器，功能已经实现。但需要考查性能指标：功耗、速度、吞吐量、覆盖率。但对这几个概念没有太大的了解①请问对于一个乘法器而言这几个方面指的是什么？②在Project Summary中有一个Utilization的图表，内有LUT,FF,IP,BUFG的Estimated Utilization，请问表示什么内容？③查到在Vivado下进行功耗估计有两种方法，一种是向量模式，需要提供SAIF（Switching Activity Interchange Format）或VCD文件；一种是非向量模式。但在simulation settings中的.saif那行写入生成的.saif文件名，编译会出错，google后解决不了，如何生成.saif文件？//////////////////////error是：Simtcl 6-9google后官方给的回答是：Kindly note that this is a known issue which will be fixed in the future release of the tool.For now, as a workaround, do not select the SAIF option, rather use TCL command if you want to dump SAIF file./////////////////////////④提高性能应该从优化模型还是别的方法实现？⑤模拟实现后是需要在约束中确定input，output的引脚，然后和单片机一样，把生成文件直接下载到FPGA中就可以进行实际测量吗？谢谢
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 459917504 的问题《FPGA乘法器软核设计问题》','https://www.xiaopingtou.net/q-44376.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
一周热门 更多>