萌新的一个FPGA问题

2019-07-15 21:06发布

请问各位大神，verilog hdl里位宽的定义究竟是什么意思？
本人纯新手，之前只模糊的知道位宽似乎是指一次通过的数据长度，那么定义一个带位宽的寄存器型或线网型变量究竟是什么意思，是指变量本身的数据长度吗？
一个高位宽的变量是一次性输出呢，还是通过串行或并行输出都可以？

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

3条回答

1楼-- · 2019-07-16 00:10

精彩回答 2 元偷偷看……

2楼-- · 2019-07-16 05:39

【0:7】

3楼-- · 2019-07-16 06:00

位宽可以代表这数据的大小，如果你想表示一个十进制为20的数据，你可以用5位的二进制来表示，小于5位最大可代表的十进制数为15。一个高位宽的变量可以一次性表示出来的，列如你想表示一个15位的数据变量，可以直接用reg【14：0】来表示。