【求助】CPLD输出脉冲

2019-07-15 21:07发布

如果想要得到以下效果该怎么实现:
当CPLD接受到一个脉冲之后,在三个不同的口顺序输出三个脉冲。
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
3条回答
sanglong
1楼-- · 2019-07-16 00:20
LIBRARY IEEE ;
USE         IEEE.std_logic_1164.all ;
USE         IEEE.numeric_std.all ;
USE         IEEE.std_logic_unsigned.all ;

library work ;

entity Gpio_inout is
        port
                (
        GpioIN:                in                Std_Logic;    --in
                 
           ----------------out---------------------
                GpioOUT1:       out     std_logic; --out
                GpioOUT2:                out            std_logic;
                GpioOUT3:                out            std_logic;
                  
               
                  );
               
end Gpio_inout;

architecture structure of Gpio_inout is
  
        signal                GpioOUT1:                                        Std_Logic;        --
        signal                GpioOUT2:                                        Std_Logic;        --
        signal                GpioOUT3:                                        Std_Logic;        --
       
   
     
begin

-- process 0 -- generate

                process (nReset,OSC_24576)
                begin
                        if GpioIN     = '0' then
                                GpioOUT1 <= '0';
                                GpioOUT2 <= '0';
                                GpioOUT3 <= '0';                       
                        end if ;
                end process ;                                          
------------------------out--------------------

        GpioOUT1          <=            GpioIN ;
        GpioOUT2          <=            GpioIN ;
        GpioOUT3          <=            GpioIN ;                               

end structure;
sanglong
2楼-- · 2019-07-16 04:09
 精彩回答 2  元偷偷看……
sanglong
3楼-- · 2019-07-16 08:27
LIBRARY IEEE ;
USE         IEEE.std_logic_1164.all ;
USE         IEEE.numeric_std.all ;
USE         IEEE.std_logic_unsigned.all ;

library work ;

entity Gpio_inout is
        port
                (
        GpioIN:                in                Std_Logic;    --in
                 
           ----------------out---------------------
                GpioOUT1:       out     std_logic; --out
                GpioOUT2:                out            std_logic;
                GpioOUT3:                out            std_logic;
                  
               
                  );
               
end Gpio_inout;

architecture structure of Gpio_inout is
  
        signal                GpioOUT1:                                        Std_Logic;        --
        signal                GpioOUT2:                                        Std_Logic;        --
        signal                GpioOUT3:                                        Std_Logic;        --
       
   
     
begin

-- process 0 -- generate

                process (nReset,OSC_24576)
                begin
                        if GpioIN     = '0' then
                                GpioOUT1 <= '0';
                                GpioOUT2 <= '0';
                                GpioOUT3 <= '0';                       
                        end if ;
                end process ;                                          
------------------------out--------------------

        GpioOUT1          <=            GpioIN ;
        GpioOUT2          <=            GpioIN ;
        GpioOUT3          <=            GpioIN ;                               

end structure;

一周热门 更多>