FPGA

求助altera FPGA LVDS

2019-07-15 21:08发布

站内问答 / FPGA
13927 2 930
在使用ALTERA IP 核 LVDS_RX,LVDS_TX时候。设置 2channel 和 4 factor ，也就是8BIT数据传输时，数据是先发低4位，再发高4位。 为什么设置 1channel 和 8 factor时候（也是8BIT），数据发送就变了，变成先发高4位，再发低4位.
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
环球国际18288396665
1楼-- · 2019-07-16 02:10
Opi
环球国际18288396665
2楼-- · 2019-07-16 07:19
不会找云鼎国际咨询18183610009客服QQ：1685419702

一周热门 更多>