不知道大家在使用modelsim_altera的时候，有没有遇到如图所示的情况。
我一开始以为是我的testbench文件编写有问题，后来我拿例程去进行仿真，也是同样的问题
# MACRO ./fulladd_8_run_msim_rtl_verilog.do PAUSED at line 14。
之前我遇到这样的问题是modelsim安装有问题，因为quartus安装包里面有两个modelsim，大概一个
是高级，还有一个是面向初学者版本的。我起初遇到同样的问题，我把原先装高级版的quartus卸载了，然后装了一个带初学者版本的modelsim，然后就有用了。
后来跑了一段时间又是这样的问题？
也就是说，我现在只能看RTL电路，没有办法时序仿真了。那学习FPGA无法验证我的设计，又毛用？
所以现在有两种办法：①：把modelsim_altera修好②：选择另外一种仿真方式。
望诸君给予我莫大帮助，在下不胜感激。
我一开始以为是我的testbench文件编写有问题，后来我拿例程去进行仿真，也是同样的问题
# MACRO ./fulladd_8_run_msim_rtl_verilog.do PAUSED at line 14。
之前我遇到这样的问题是modelsim安装有问题，因为quartus安装包里面有两个modelsim，大概一个
是高级，还有一个是面向初学者版本的。我起初遇到同样的问题，我把原先装高级版的quartus卸载了，然后装了一个带初学者版本的modelsim，然后就有用了。
后来跑了一段时间又是这样的问题？
也就是说，我现在只能看RTL电路，没有办法时序仿真了。那学习FPGA无法验证我的设计，又毛用？
所以现在有两种办法：①：把modelsim_altera修好②：选择另外一种仿真方式。
望诸君给予我莫大帮助，在下不胜感激。
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 jianqingxu 的问题《关于modelsim_altera仿真出错》','https://www.xiaopingtou.net/q-44464.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
我把原来quarus推荐安装的modelsim给卸载了。
之前我都是在quartus环境中直接点击RTL Simulation。
现在我先去学习一下怎么Modelsim软件的基本操作方法吧。
testbench文件也是.v的后缀文件啊。你所说的.vt文件我没找到在哪？
然后我顶层是fulladd_8.v,testbench文件名是fulladd_8_tb，这样应该OK吧。
一周热门 更多>