FPGA

用VHDL语言编写CPLD程序，出现下述错误，请高手指导一下，如何修改，不胜感激……

2019-07-15 21:13发布

站内问答 / FPGA
8430 2 978
%U(X6NMW8QX}C@$P3}13CAO.png

EXA~ZU%{)A_~TBS]YZ4Q5`R.png
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
他说。
1楼-- · 2019-07-15 21:58
最后一句话是不是不太对啊，是 end architecture behav么？感觉应该是end behav;
钟哥30
2楼-- · 2019-07-15 22:08
最后一个begin 少一个对应的end

一周热门 更多>