qqjnwusb 发表于 2017-11-7 11:29
你去掉复位引脚试试，IP设置去掉

尝试过了，也不行！通常去掉复位输入，pll的c0输出就变成不定值了

引脚绑定的对吗？板子上的晶振有没有起振啊

钟哥30 发表于 2017-11-10 13:28
引脚绑定的对吗？板子上的晶振有没有起振啊

还处于仿真阶段呢。仿真的时候PLL无输出（输出高阻态）

最近Intel刚刚更新了Quartus17.1，我下载使用之后，发现还是PLL输出高阻态，总感觉是PLL核本身有问题，Intel的IP核某些状态位无法跳转导致的输出高阻。

钟哥30 发表于 2017-11-14 08:43
测试文件输入激励不对吧，20ns对应50MHz，你例化的PLL输入是25MHz那么周期应该是40ns，而你的测试文件里面时间单位是ps周期是40ps，那么你的测试文件周期激励是25000MHz，所以与你当时例化是PLL的输入时钟不符合，将测试文件里面的时钟单位改了如`timescale 1 ps/ 1 ps 改成 `timescale 1 ns/ 1 ps应该就可以了，仅供参考 ...

20ns反转，正反各反转一次才是一个周期，20ns对应是25MHz是没错的；

另外关于仿真时间设置，我之前设置过1ns/1ps，但输出没区别，后面就没有改了。仿真时间设置，我之前只是调整了testbench，以及软件里面的setup sim仿真设置，按你这一说，我是不是top、PLL模块里面的仿真时间没设置影响的呢？我回去再试一下给你答复，多谢你的建议。