FPGA

ISE仿真问题

2019-07-15 21:19发布

站内问答 / FPGA
3975 1 1183
当为高的时候是高阻态 如何让输出不是高阻态 请各位指点迷津
sss.png
sss1.png
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
黑桃ACE
1楼-- · 2019-07-16 01:14
 精彩回答 2  元偷偷看……

一周热门 更多>