verilog事件控制语句问题

2019-07-15 21:29发布

各位大神,我在学习verilog的过程中遇到一个问题,如图中代码,后面3个@(...)是什么意思?有什么作用?为什么我用Xilinx的综合工具不能综合?请大神们指教!(真诚脸
问题代码
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
8条回答
LQVSHQ
1楼-- · 2019-07-16 00:40
beiker 发表于 2017-8-15 11:27
对呀,那些disable不能综合,不过综合的时候报错在@上面,我还想知道那下面几个@什么意思?

以它的本意看是,@(posedge clk)代表clk的上升沿。例题中,不是要求4个连续样值的和吗?加上always中的一个(此时为四个连续样值中第一个),接下来的三个@(posedge clk)分别是紧接的连续三个样值求和。 最佳答案
beiker
2楼-- · 2019-07-16 05:27
大神门,不要只查看,不回复呀
黑桃ACE
3楼-- · 2019-07-16 07:22
这是仿真用的,不是用来综合的,可综合的格式就那么几个
LQVSHQ
4楼-- · 2019-07-16 08:23
disable语句可以综合?
beiker
5楼-- · 2019-07-16 11:13
 精彩回答 2  元偷偷看……
beiker
6楼-- · 2019-07-16 12:44
LQVSHQ 发表于 2017-8-15 08:32
disable语句可以综合?

对呀,那些disable不能综合,不过综合的时候报错在@上面,我还想知道那下面几个@什么意思?

一周热门 更多>