verilog事件控制语句问题-第2页回答

verilog事件控制语句问题

2019-07-15 21:29发布

1351 8

各位大神，我在学习verilog的过程中遇到一个问题，如图中代码，后面3个@（...）是什么意思？有什么作用？为什么我用Xilinx的综合工具不能综合？请大神们指教！(真诚脸
问题代码

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

8条回答

1楼-- · 2019-07-16 17:29

LQVSHQ 发表于 2017-8-15 15:02
以它的本意看是，@(posedge clk)代表clk的上升沿。例题中，不是要求4个连续样值的和吗？加上always中的一个（此时为四个连续样值中第一个），接下来的三个@(posedge clk)分别是紧接的连续三个样值求和。

谢谢！

2楼-- · 2019-07-16 20:42

LQVSHQ 发表于 2017-8-14 12:06
以它的本意看是，@(posedge clk)代表clk的上升沿。例题中，不是要求4个连续样值的和吗？加上always中的一个（此时为四个连续样值中第一个），接下来的三个@(posedge clk)分别是紧接的连续三个样值求和。

能麻烦您看一下我的另一个帖子里的问题吗？就是Xilinx综合后的RTL图如何跟HDL代码对应起来的问题。