做FPGA工程师需要掌握SystemVerilog吗?

2019-07-15 21:30发布

7269 3

在某大型科技公司的招聘网站上看到招聘逻辑硬件工程师需要掌握SystemVerilog语言，
感觉SystemVerilog语言是用于ASIC验证的，

那么做FPGA工程师有没有必要掌握SystemVerilog语言呢？

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

3条回答

1楼-- · 2019-07-16 01:22

看你工作方向了，如果是IC这边的就需要一些，如果是通信视频啥的就不需要了！
最佳答案

2楼-- · 2019-07-16 05:20

需要

3楼-- · 2019-07-16 08:24

欧子玉发表于 2017-8-3 10:55
需要

请问你现在是在工作呢？还是上学？经常要用SystemVerilog吗