时序仿真出现高阻态-第2页回答

时序仿真出现高阻态

2019-07-15 21:31发布

在做时序仿真的时候，发现一个问题,代码如下：assign gateway_out1 = gateway_in10 * gateway_in11
结果发现输出带有高阻态,波形如图。
在做功能仿真的时候没有问题，做时序仿真就出现问题了。请问这是什麼原因造成的。

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

10条回答

1楼-- · 2019-07-16 14:28

344214187 发表于 2017-7-28 10:21
我试过换成时序逻辑，加了初始化，也是不行。我是16BIT * 16BIT = 32 BIT的。
我也倾向于布局布线，但是布局布线是软件自动完成的，我怎么去修改

是不是资源用得过多了？

2楼-- · 2019-07-16 19:31

LQVSHQ 发表于 2017-7-28 10:35
是不是资源用得过多了？

slice 93% 其他都不超过90%

3楼-- · 2019-07-17 01:01

精彩回答 2 元偷偷看……

4楼-- · 2019-07-17 04:21

344214187 发表于 2017-7-28 11:27
我看下电路图，出现高阻态的位，电路上都没找找到。那就是布局布线的问题，这这个问题要怎么解决

关于布局布线的问题我就不清楚了