FPGA

为了消除跨时钟域时序违例，跨时钟域的信号做两级寄存器寄存后，然后set falsh path，这样处理没问题吧？

2019-07-15 21:34发布

站内问答 / FPGA
10170 2 1589
谢谢大家了，另外Altera FPGA从专用时钟输入port进来的时钟信号就自动会走全局时钟网络吗？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
alasga
1楼-- · 2019-07-16 02:50
 精彩回答 2  元偷偷看……
天马行空王金
2楼-- · 2019-07-16 08:23
需要用结构语句进行描述

一周热门 更多>